



成都启英泰伦科技有限公司
Chipintelli Technology Co.,Ltd.

设计方案名称：CI1301/CI1302/CI1303 -高可靠性应用方案参考设计原理图

主要性能特点：高可靠性、具有较强的抗ESD\EMC干扰、抗电源和其他电磁干扰的能力

应用场景：对可靠性要求较高、有FCC\CE等认证要求的终端系统

更多资料参考我司官网：<https://document.chipintelli.com>

设计时间：20230621

特别提示：

- 1、启英泰伦提供了全系列芯片的多种应用方案参考设计原理图，可以满足多种应用的需求；
- 2、应用方案进行应用设计时，需结合应用终端的系统特性和具体应用场景，在启英泰伦提供的多种参考设计中，选择最适合终端应用的设计方案进行参考和应用设计优化。
- 3、由于启英泰伦无法掌握所有终端产品的系统特性和应用需求，终端产品在应用设计和设计验证阶段，均应注意阅读参考设计原理图中的应用说明和设计注意事项，并与我司FAE人员保持充分的沟通。

ChipIntelli 成都启英泰伦科技有限公司
Chipintelli Technology Co.,Ltd.

Title : Front Cover


Size
B

Document Number
<Doc>

Rev
1.3

Date: Wednesday, June 28, 2023 Sheet 1 of 3

版本	修改记录	作者
V1.0	初版	启英泰伦
V1.1	修改文字描述	启英泰伦
V1.2	修改RC使用说明	启英泰伦
V1.3	RX线路串接电阻改为470欧，功放输入信号参考地采用AGND	启英泰伦


 成都启英泰伦科技有限公司 <small>Chipintelli Technology Co., Ltd.</small>		
Title : Revision History		
Size A	Document Number <Doc>	Rev 1.3
Date:	Wednesday, June 21, 2023	Sheet 2 of 3

语音芯片电路

电源电路设计注意事项:

- 1、5V供电电压范围: 5V±10%, 纹波<300mV, 供电电流不小于500mA
- 2、D18与R43组成浪涌防护电路, 不可省略, 且D18靠近连接器放置, 让输入电压先经过TVS再流向被供电器件

PCB设计要求: 所有5V线路的走线宽度不小于0.5mm



晶振电路

晶体应用注意事项:

- 1、选用12.288MHz无源晶体, 频偏≤±10ppm, CL=15pF
- 2、CL≠15pF时可改匹配电容, 满足频偏≤±10ppm即可
- 3、如果用内部RC振荡器, 需确认软件配置状态为打开晶体IO的下拉电阻具体配置方法请参阅设计指导文件《!!!重要Readme!!!.pdf》最新版本文档中的说明

以下应用场景可使用芯片内部的RC振荡器, 无需配置外部晶体:

- 1、无串口通讯需求或串口OTA功能, 无需芯片输出高精度PWM, 对系统主频精度无要求
- 2、需要串口通讯的应用方案: 工作环境温度为-10°C~+70°C, 且与上位机串口通讯的波特率≤115200bps
- 3、需要串口通讯的应用方案: 工作环境温度为-20°C~+85°C, 且本方案与上位机均采用串口波特率自适应设计

电路设计注意事项:


- 1、Pin12管脚在芯片内部预置有3.3V上拉, 上电时系统将检测该管脚是否被置为3.3V高电平, 若是高电平且检测到UART0管脚有外部输入的升级信号, 芯片即进入升级模式。若该管脚外部接下拉电阻到地, 芯片上电时可跳过升级模式检测环节直接进入正常启动模式, 以实现系统的快速开机
- 2、Pin16为模拟IO口, 不支持5V电平, 其余IO口均可支持开漏上拉至5V电平, 此时若需外接5V电平通讯, 则需配置5V上拉电阻, 且需软件配置为开漏模式, 具体配置方法请参阅设计指导文件《!!!重要Readme!!!.pdf》最新版本文档中的说明
- 3、Pin10、11、12为LRCLK、SCLK、SDO信号, 需预留测试点以便于语音调试

PCB设计要求:

- 1、Pin1-Pin4电源管脚的外接电容与对应管脚之间的走线长度不大于3mm, 宽度不小于0.3mm, 电容接地端与Pin5之间的接地回路走线长度不大于5mm
- 2、以下网络需预留测试点以用于自动化测试, 测试点直径(边长)不小于1.5mm, 间距不小于2mm: TX0、RX0、5V、GND、MICL+, MICL-, SPK+, SPK-, PG_EN(Pin12)


升级使能电路

R9	R27	说明
NC	NC	上电时进入升级模式, 此时检测到UART0管脚有外部输入的升级信号则开始升级, 开机时间约350ms, 适用于无快速开机需求的应用方案
2.2K	2.2K	上电即进入正常工作启动模式, 适用于有快速开机需求的应用方案, 上电开机时间约350ms (若需要升级固件, 短接TP38和TP39, 上电即可以进入升级模式)



MIC电路

单差差分输入




PCB设计注意事项 (默认元件层为TOP层):

- 1、PCB布线时首先设计MIC线路走线, 要求走线路径顺畅, 最小化走线长度
- 2、MIC电路走线远离其它走线, 且线路全部在TOP层走线, 走线不叠层
- 3、MIC走线两边包AGND地, MIC电路单元下方的BOTTOM层覆铜完整的AGND, 整个MIC电路单元下方的覆铜区域无其他信号穿过
- 4、D1、D2靠近输入接口放置, 走线路径先经过ESD, 再经过电容
- 5、接地端附近不少于3个接地过孔以保证接地性能
- 6、应用方案如果设计有外接麦克风和扬声器接口, 需有防止两个器件插错接口的防呆设计
- 7、若因布局限制导致ESD二极管与MIC信号线路之间需有导线连接, 则导线的宽度需不小于0.5mm



电源和串口电路



5V 供电电路设计注意事项

- 1、供电电压范围: 5V±10%, 纹波<300mV
- 2、需注意若外接4Q/3W喇叭, 5V供电的电流将大于500mA
- 3、R43和D8组成浪涌防护电路, 不能省略

PCB设计注意事项

- 1、D8、CA1、C25靠近接口的连接器放置, 让输入电压先流经D8, CA1, C25, 再流向被供电器件
- 2、5V电源线路走线宽度不小于15mil

串口电路设计注意事项

- 1、若本设计与上位机的主板为一体板设计, 或设计输出为贴片式语音模组, 则串口1用于通讯, 串口0预留为升级口
- 2、若本设计输出是一个独立的接插件式语音模组, 则串口0用于通讯和升级, 串口1预留测试点用于输出打印信息
- 3、若UART1需外接上位机通讯, 则TX1串接100欧线路电阻、RX1串接470欧线路电阻
- 4、串口电平配置为5V: R48=10K、R36=10K, 且其软件配置需为OD模式
- 5、串口电平配置为3.3V: R48=NC、R36=NC, 且其软件配置需为推挽模式
- 6、软件配置IO口状态的方法请参阅设计指导文件《!!!重要Readme!!!.pdf》最新版本文档中的说明

ESD器件选用注意事项


- 1、若串口0用于通讯, ESD管结电容需小于25PF, 以满足升级要求。
- 2、若串口1用于通讯: 若波特率为9600, ESD管结电容需小于400PF; 若波特率为921600, ESD管结电容需小于50PF
- 3、方案开发阶段或ESD管替换新物料时, 需测试UART波形是否有明显失真 (正常波形为方波)

AB类功放电路

电路设计注意事项


- 1、根据应用的需求, 选择合适的 (数字或模拟) 功放芯片, 并按照功放芯片对应的参考电路进行设计
- 2、MUTE信号根据功放型号选择上拉/下拉 (上电需静音状态), CI130X芯片与此信号对应的管脚有内部上拉电阻, 因此无需再外加下拉电阻。若采用4890系列功放 (低电平静音), 则需配置4.7K的接地下拉电阻

PCB设计注意事项: 功放电路单元区域放置不少于10个接地过孔, 以保证该单元电路的散热性能



AEC电路

AEC为可选配置, 若不需要AEC (回声消除) 功能, 则C9、R16、R17均NC



CI1301&CI1302&CI1303高可靠性应用设计参考原理图